SEMICONDUCTOR DEVICE FOR CHIP -ON-CHIP	
Patent Number: JP2005455 Publication date: 1990-01-10 Inventor(s): OKADA JOJI Applicant(s):: HITACHI LTD Requested Patent: JP2005455 Application Number: JP19880154723 19880624 Priority Number(s): IPC Classification: H01L25/065; H01L25/07; H01L25/18; H01L29/788; H01L29/792 EC Classification: Equivalents:	
Abstract	
PURPOSE:To easily realize an all-in-one device and to simplify a process by applying the other chip including an E<2>PROM element on one chip including a semiconductor element necessary for a wafer process different from the E<2> PROM element by a face-down bonding. CONSTITUTION:In order to manufacture an all-in-one device in which all functions are unified on the same wafer by an all-in-one process, an E<2>PROM element necessary for a different wafer process and other elements adhere by a protruding electrode 2 formed on chips including the element on a base chip 1 with the chip including the latter element as a base by a chip-on-chip by face-down bonding. Thus, satisfactory products can be selected as chips, and since the chip may be placed on the chip, a process is simplified, and the chip size can be reduced.	

TOP

19日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報(A)

平2-5455

®Int. Cl. 5

識別記号

庁内整理番号

码公開 平成2年(1990)1月10日

H 01 L 25/065 25/07 25/18 29/788 29/792

25/08 7638-5F H 01 L 7514-5F

В

29/78

3 7 1

未請求 請求項の数 2 (全5頁) 審査請求

の発明の名称

チップオンチップの半導体装置

頤 昭63-154723 ②1特

願 昭63(1988)6月24日 22出

田 ⑫発 明 者 岡

讓

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

株式会社日立製作所 包出 願 人

東京都千代田区神田駿河台4丁目6番地

外1名 弁理士 小川 勝男 理 多代 人

睭

1. 発明の名称

チップオンチップの半導体装置

- 2. 特許請求の範囲
 - 1. 半導体紫子の形成に際し、異なるウェハブロ セスを必要とする一のチップ上に他のチップを チップオンチップで実装してなるオールインワ ンテバイスを支持体上に搭載し、固定し、封止 してなる半導体装置において、前記オールイン ワンデバイスが、 E*PROM索子とは異なるウ エハブロセスを必要とする半導体架子を含む一 のチップ上にEIPROM案子を含む他のチッ プを、フェイスダウンポンディングにより、か つ、これらチップに形成された突起電極部分を 接合させることにより実装してなることを特徴 とするチップオンチップの半導体装置。
 - 2. ポリイミト系合成樹脂液のポッティングによ りチップオンチップのオールインワンテバイス を固定してなることを特徴とする請求項1記載 のチップオンチップの半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、同じウェハにおいて形成しようとす る場合には異なるウエハブロセスを必要とし、そ の結果、工程が長くなり、コストが高くなり、不 良も出やすくなる、全ての機能を一つにしたいわ ゆるオールインデバイスの改良技術に関し、特に、 E*PROM 架子とこれ以外の案子とを一つにし た機能モジュールのオールインワンを、上記欠点 を解消して実現することのできる技術に関する。 〔従来の技術〕

従来のマルチチップモジュールにおける奥装方 式は、一般に、多数のチップを単一基板に搭載す るオンサプスレート方式が採用されているが、と れでは、パッケージサイズが大きくなるばかりで たく、ブリント配線またはポンディングにより寄 生容量が大きくなりスピードが遅くなるなどの欠 点がある。

そのために、同じウエハ上で、全ての機能を一 つにしたオールインワンデパイスを実現しようと

することが提案されている。

なお、オールインワンデバイスについて述べた 特許の例としては、特開昭 6 2 - 1 3 6 8 6 5 号 公報があげられる。

〔 発明が解決しようとする課題〕

しかし、同じウェハ上で全ての機能を一つにしたオールインワンデバイスを実現しようとする場合には、異なるウェハブロセスを必要とし、例えば、イオン注入工程を何回にも分けて行う必要があったりし、特に、マスク工程におかり、そのマスク数を多く必要とする場合があり、それでは、工程が長くなり、コスト高となり、チップサイズも大きくなり、不良も出やすく歩いといては、下にaily Erasible Programmable Read Unly Memory、電気的に沓き替え可能な統み出し専用記憶案子)案子とこれ以外の例えばRAM(Random Access Memory)案子などを含むスタンダードセルやーチップマイ

特徴は、本明細様の記述および添付。図面からあき らかになるであろう。

(課頌を解決するための手段)

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

本発明では全ての機能を一つにしたオールインワンデバイスにおいて、それを、同じウエハ上にオールインワンプロセスにより製造しようとする場合には、異なるウエハブロセスを必要とする、E*PROM案子とについて、後者の素子を含むチップをベースとし、当該ベースチップ上に、E*PROM案子を含むチップを、フェイスダウンポンディングによるチップオンチップで、それぞれのチップに形成された突起惟極(パンプ) 部分により接合するようにした。

また、当該チップオンチップによるオールイン ワンデバイスを支持体上に搭載し、固定するにポ リイミド系合成樹脂液のポッティングにより固定 するようにし、当該固定後にブラスチック封止な コンなどに係るオールインワンデバイスを実現する場合、E*PROMは書き込み時に高電圧を使用する必要のある記憶業子であるために、高耐圧プロセスとしてのウエル機度分離工程やMNOS構造およびFLOTOX構造作成工程やツエナダイオード作成工程などを要し、そのために、一ウエハ当りのE*PROM作成のためのデバイス領域は僅かに1/4~1/10にしか過ぎないのに、そのためのマスク工程を別に要し、マスク工程を都合5~10回程度余分に必要とする。そのために、不良ばかりを作り込むことにもなりかねない。

本発明は、かかる従来技術の有する欠点を解消して、特に、E*PROM案子とこれ以外の案子のごとく、同じウェハ上に半導体案子を形成するとしたら、工程が長くなり、コスト高となり、チップサイズも大となり、また、歩留が低くなるこれら従来技術の欠点を解消したオールインワンデバイスを実現することのできる技術を提供することを目的とする。

本発明の前記ならびにそのほかの目的と新規な

どによる封止を行うようにした。

(作用)

このよりに、ベースチップ上にEIPROM 索子できなチップを実装する方法によれば、各チップを実装することができ、各間を選定することができるして、また、同品を変更する必要がなく不良品を変更する必要がなく、まなるして、か留を向上するといれている。 として、か留を向上するといれば良いので、異なるによりオールインワンデバイされて、ことができるによりないできるによりないではないで、ないできるではないできる。 を続するにその配線を長くする必要がなくないできる。 配線容量や抵抗を低波することができる。

(突施例)

次に、本発明の実施例を図面に持づいて説明する。

第1図に示すよりに、ペースチップ1の装面内 側にパンプ2を周設する。 一方、E*PROM 光子を含むチップ3の表面 にもパンプ4を周設する。

第1図で矢印で示すように、E²PRUM 案子を含むチップ3を裏返して、ペースチップ1の表面に接合させる。

第2図にE™PRUM架子を含むチップ3の一 例提部断面を示す。

第2図にて、5はデバイス領域、6は絶験膜、7は電域配線、8はパッシベーション膜、9はCr層、10はCu層、11はAu層で、当該Au層11装面には例えばAuや半田よりなるパンプ4が実設されている。

第1 図に示すペースチップ 1 も同様の構成より 成る。

ペースチップ1は、例えばシリコン単結晶基板から成り、周知の技術によってこのチップ内には多数の回路架子が形成され、1つの回路機能が与えられている。回路案子の具体例は、例えばMOSトランジスタから成り、これらの回路架子によって、例えば論理回路およびメモリの回路機能が

パンプ2,4により接続されている。当該チップ オンチップによりオールインワンデパイスが形成 される。

第3図は本発明の実施例を示す要部断面図を示す。ベースチップ1上に上記チップ3を、これらチップに形成されたパンプ2,4を溶融して接合後に、支持体17上に搭載して、例えばポリイミド系合成樹脂液よりなる固定材料18をポッティングして、これらチップ1,3を固定する。

第4図に本発明による半導体装置の全体を、そ の一部を切欠して示す。

上記支持体 1 7 は例えば リードフレームよりなり、当該リードフレーム 1 7 のタブ部上に、上記チップオンチップによるオールインワンデバイスを搭載し、ペースチップ1 の周辺のワイヤボンディング用パット(図示省略)とリートフレーム 1 7 のインナーリードとを例えば A u 線よりなるボンディングワイヤ 1 8 にてワイヤボンディングし、例えばトランスファーモールドにて樹脂封止部 1 9を形成して、對止を行うととを主要工程として、

形成されている。

ペースチップ 1 は、例えば 1 チップマイクロコンピュータよりなり、当該チップ内には、CPU(中央処理装置) ヤメモリ(RAM, HOM) や入出力回路(1/0ポート) などを内破している。

チップオンされる E*PROM 素子を含むチップ 3 も、例をはシリコン単結晶基板から成り、周知の技術によってとのチップ内には多数の回路 業子が形成され、1つの回路機能が与えられている。回路 業子の具体例は、例えば MOSトランジスタから収り、これらの回路 業子によって、メモリ (E*PROM)の回路機能が形成されている。

第5 図に、本発明におけるシステムブロック図 を示す。

ペースチップ(1チップマイクロコンピュタ) 1 には、CPU12,RAM13.ROM14, 1 /Oポート15,タイマ16を内積している例 を示す。

とのペースチップ1と該ペースチップ1上に搭 銀された E*P NOM 第子を含むチップ3とは、

第4図に示すようなチップオンチップの半導体装 置20を得ることができる。

本発明によればペースチップ(1チップマイクロコンピュータ)1上にE・PROM素子を含むチップ3を、これらチップ1,3に形成されたパンプ2,4を溶融接合させることにより容易にオールインワンデバイスを得ることができ、こので、ではカンナップの突装方式によらないで、同じウエハにおいて、これら全ての機能を一つにしたものを製造するには、工程数がかかり過ぎ、コストも高くなり、また、チップサイズも失いにより、さらに、不良も出やすくなるが、本発明によればこれら欠点を解消することができる。

また、配線容積や配線抵抗も低減させることが できる。

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上配実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

特開平2~5455 (4)

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である樹脂 封止型半導体装置に適用した場合について説明したが、それに限定されるものではなく、 気密封止 型半導体装置にも適用することができる。

(発明の効果)

本顔において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下 記のとおりである。

本発明によれば、オールインワンデバイスを容易に実現でき、プロセスが簡略化され、原価の低酸となり、歩留が向上し、配級容量が小さくかり、 チップ面積を小さく済ますことができた。

4. 図面の簡単な説明

第1図は本発明の実施例を示す斜視図、

第2図は本発明の実施例を示す要部断面図,

第3図は本発明の実施例を示す要部断面図、

第4図は本発明の與施例を示す一部切欠斜視図、

第5図は本発明の実施例を示すシステムブロック図である。

1 …ペースチップ、2 …パンプ(突起電極部分)、3 … E*P ROM 案子を含むチップ、4 …パンプ、5 …デバイス領域、6 … 純緑膜、7 … 間極配線、8 …パッシペーション膜、9 … C r 層、10 … C u 層、11 … A u 層、12 … C P U、13 … R A M、14 … R O M、15 … I /O ポート、16 … タイマ、17 … リードフレーム、18 … ポンディングワイヤ、19 … 樹脂封止部、20 … 半導体装置。

代理人 弁理士 小川勝男





